| 摘要 |
某些实施例包含形成记忆体阵列之方法。可图案化半导体材料板之一堆叠以将该等板细分成片。可沿该等片之侧壁边缘形成导电层列。然后，可将该等片图案化成一导线阵列，其中该阵列具有垂直行及水平列。个别导线可具有接合至该等导电层列之第一端，可具有与该等第一端成相对关系之第二端，且可具有位于该第一与第二端之间的中间区。可沿该等中间区形成闸极材料。可在该等导线之该等第二端处形成记忆体胞结构。可透过该等记忆体胞结构将复数个垂直延伸电互连件连接至该等导线，其中个别垂直延伸电互连件系沿该阵列之个别行。某些实施例包含整合至积体电路中之记忆体阵列。 |
