用于积体电路之封环结构

摘要

本发明提供一种用于积体电路之封环结构，包含：封环，沿积体电路之周边排列，其中封环至少包含第一部分和第二部分，以及其中封环是不连续的，第二部分与第一部分之间具有断开区域，第二部分位于类比和/或射频电路区块之外侧，且第二部分屏蔽类比和/或射频电路区块免受杂讯影响，第二部分之一长度等于或大于已屏蔽的类比和/或射频电路区块之跨距；以及深N阱，形成于P型基底中，且深N阱位于第二部分之底部。利用本发明可以降低基底杂讯耦合，消除对敏感类比和/或射频电路区块之性能的不利影响。