积体电路晶片中电路区块间之杂讯隔离

摘要

本发明系揭示一种积体电路(10)，包括一p井区块区域(30)，其由于低掺杂浓度而具有一高电阻系数，该p井区块区域在一基板之一区域中形成，用以提供一第一电路区块(22)与一第二电路区块(24)间之杂讯隔离。该积体电路(10)尚包括一防护区域(32)，其于该p井区块区域(30)周围形成，用以提供该第一电路区块(22)与第二电路区块(24)间之杂讯隔离。