发明名称 |
一种串行访问的新型动态存储器SDDR架构阵列 |
摘要 |
本发明涉及计算机存储介质,具体是一种串行访问的新型动态存储器SDDR架构阵列。本发明解决了现有计算机存储介质难以进一步提速和扩容的问题。一种串行访问的新型动态存储器SDDR架构阵列,包括n路SDDR存储器、SDDR存储阵列控制器、计算机主机接口;其中,每路SDDR存储器均包括1个SDDR控制器、m个SDDR存储器节点、m+1个UNI、1条BoW;每个SDDR存储器节点均包括1个SDDR存储器控制接口、1个DDR控制器、1个DDR存储器。本发明适用于计算机存储。 |
申请公布号 |
CN104123249A |
申请公布日期 |
2014.10.29 |
申请号 |
CN201410349073.1 |
申请日期 |
2014.07.22 |
申请人 |
山西达鑫核科技有限公司 |
发明人 |
张刚;张胜;常青;张博;张云舟;张陌 |
分类号 |
G06F13/16(2006.01)I;G06F13/38(2006.01)I |
主分类号 |
G06F13/16(2006.01)I |
代理机构 |
太原科卫专利事务所(普通合伙) 14100 |
代理人 |
朱源 |
主权项 |
一种串行访问的新型动态存储器SDDR架构阵列,其特征在于:包括n路SDDR存储器、SDDR存储阵列控制器、计算机主机接口;其中,每路SDDR存储器均包括1个SDDR控制器、m个SDDR存储器节点、m+1个UNI、1条BoW;每个SDDR存储器节点均包括1个SDDR存储器控制接口、1个DDR控制器、1个DDR存储器;每路SDDR存储器的m个DDR存储器与m个DDR控制器一一对应连接;每路SDDR存储器的m个DDR控制器与m个SDDR存储器控制接口一一对应连接;每路SDDR存储器的m个SDDR存储器控制接口与其中m个UNI一一对应连接;每路SDDR存储器的SDDR控制器与剩余的1个UNI连接;每路SDDR存储器的m+1个UNI均与BoW连接;每路SDDR存储器的SDDR控制器均与SDDR存储阵列控制器连接;SDDR存储阵列控制器与计算机主机接口连接;n、m均为正整数。 |
地址 |
030024 山西省太原市迎泽西大街79号 |