发明名称 在FPGA开发中使用ViadoHLS实现openCV的设计方法
摘要 本发明涉及一种设计方法,具体涉及一种在FPGA开发中使用ViadoHLS实现openCV的设计方法。在FPGA开发中使用ViadoHLS实现openCV的设计方法,包括以下步骤:(1)在计算机上开发OpenCV应用,最后产生可执行文件;(2)使用可综合的VivadoHLSVideo库函数代码代替OpenCV函数的调用;(3)在VivadoHLS工程中启动co-sim,HLS工具自动重用OpenCV的测试激励验证产生的RTL代码;在Xilinx的ISE或者Vivado开发环境中做RTL的集成和SoC/FPGA实现。本发明将可编程逻辑嵌入式ARM内核,是一款性能功耗优化的图像处理集成式解决方法。
申请公布号 CN104317577A 申请公布日期 2015.01.28
申请号 CN201410525480.3 申请日期 2014.10.08
申请人 陕西高新实业有限公司 发明人 王耀斌
分类号 G06F9/44(2006.01)I 主分类号 G06F9/44(2006.01)I
代理机构 西安亿诺专利代理有限公司 61220 代理人 贾苗苗
主权项 在FPGA开发中使用ViadoHLS实现openCV的设计方法,其特征在于:包括以下步骤:步骤1:在计算机上开发OpenCV应用,采用C++的编译器对其进行编译、仿真和debug,最后产生可执行文件;步骤2: 使用I/O函数抽取FPGA实现的部分,使用可综合的VivadoHLSVideo库函数代码代替OpenCV函数的调用;步骤3:运行HLS 生成RTL代码,在VivadoHLS工程中启动co‑sim,HLS工具自动重用OpenCV的测试激励验证产生的RTL代码;在Xilinx的ISE或者Vivado开发环境中做RTL的集成和SoC/FPGA实现。
地址 710000 陕西省西安市高新开发区高新路枫叶大厦C502