发明名称 | 一种基于CMOS的QBC23电路 | ||
摘要 | 本发明创造了一种把QC转换为BC23的电路,该电路由两个阈0.5的NMOS管、一个阈1.5的NMOS管、一个阈2.5的NMOS管、四个阈-0.5的PMOS管、三个阈-1.5的PMOS管和一个阈-2.5的PMOS管组成;本发明的价值在于:该转换电路在确保QC有用信息不丢失的前提下,将QC信号转换为易于识别和使用的BC23信号;这样一方面可以使用QC信号驱动基于BC23信号的数字电路,另一方面解决了QC与BC23间的兼容问题;另外,由于该转换电路把识别难度大的QC转换为了易识别的BC23,所以可采用该转换电路和简单的BC23识别电路来组成QC的识别电路,这样可降低QC应用电路的复杂度,进而有助于QC的推广应用。 | ||
申请公布号 | CN104320128A | 申请公布日期 | 2015.01.28 |
申请号 | CN201410648068.0 | 申请日期 | 2014.11.14 |
申请人 | 浙江工商大学 | 发明人 | 郎燕峰 |
分类号 | H03K19/0948(2006.01)I | 主分类号 | H03K19/0948(2006.01)I |
代理机构 | 代理人 | ||
主权项 | 一种将四值时钟转换为二值时钟的CMOS电路,它有一个四值时钟输入端(QC)和一个二值时钟输出端(BC),该电路的特征在于:它包括两个阈0.5的NMOS管(N1和N2)、一个阈1.5的NMOS管(N3)、一个阈2.5的NMOS管(N4)、四个阈‑0.5的PMOS管(P2、P3、P5和P8)、三个阈‑1.5的PMOS(P1、P4和P7)管和一个阈‑2.5的PMOS管(P6),所述MOS管P1、P6、N2、P4、P7、N3、P8和N4的栅极与电路输入端(QC)相接,MOS管P4、P5、P6、P7和P8的源极与电平逻辑值3的电压源相接,N2、N3和N4的源极与电源地相接,P1和P2的源极与电平逻辑值2的电压源相接,P6和N2的漏极与P3的栅极相接,P3的源极与P4的漏极相接,P2的漏极与N1的源极相接,P7和N3的漏极与P2的栅极相接,P8和N4的漏极与P5和N1的栅极相接,P1、P3、P5和N1的漏极相接作为电路的输出端(BC);其功能是把一个周期内电平逻辑值切换次序为0→1→2→3→2→1→0的四值时钟转换为一个周期内电平逻辑值切换次序为2→3→2的二值时钟输出。 | ||
地址 | 310012 浙江省杭州市西湖区教工路149号 |