占空比校正器和占空比校正方法

摘要

本发明涉及一种用于从输入时钟信号生成具有所需占空比的输出时钟信号的占空比校正器(10)。该占空比校正器包括用于从输入时钟信号生成脉冲时钟信号的脉冲生成级(52，54，56)。该脉冲生成级将输入时钟信号的上升沿转换成脉冲，各个脉冲都短于所需占空比乘以时钟周期。该占空比校正器还包括用于从脉冲时钟信号生成输出时钟信号的脉冲展宽级(12，14，16，20，26，70)，该脉冲展宽级将脉冲时钟信号的下降沿延迟受控的延迟。该占空比校正器(10)可包括用于生成与输出时钟信号的占空比相关联的控制信号的占空比检测器(34，36，38，40，42，44)，以及用于将控制信号递送至脉冲展宽级(12，14，16，20，26，70)，以便在占空比小于所需占空比时增大受控的延迟且在占空比大于所需占空比时减小受控的延迟的反馈路径(50)。本发明还涉及一种从输入时钟信号生成具有所需占空比的输出时钟信号的方法。

主权项

一种用于从输入时钟信号生成具有所需占空比的输出时钟信号的占空比校正器(10)，包括：用于从输入时钟信号生成脉冲时钟信号的脉冲生成级(52,54,56)，所述脉冲生成级将所述输入时钟信号的上升沿转换成脉冲，每个脉冲都短于所需占空比乘以时钟周期；以及用于从所述脉冲时钟信号生成所述输出时钟信号的脉冲展宽级(12,14,16,20,26,70)，所述脉冲展宽级将所述脉冲时钟信号的下降沿延迟受控的延迟，其中，所述脉冲展宽级(12,14,16,20,26,70)包括用于从所述脉冲时钟信号生成原始输出时钟信号的控制级(12,14,16,20,26)，所述控制级具有可控的上升时间或可控的下降时间，其中，所述控制级包括：CMOS反相器(12,14,16,26)，所述CMOS反相器(12,14,16,26)包括用于输出高的第一PMOS晶体管(14)和用于输出低的第一NMOS晶体管(16)；以及耦接在所述第一PMOS晶体管(14)的源极和高偏置电势(22)之间的第二PMOS晶体管，使得所述控制级的上升时间根据所述第二PMOS晶体管处的栅源电压改变，或耦接在所述第一NMOS晶体管(16)的源极和低偏置电势(24)之间的第二NMOS晶体管(20)，使得所述控制级的下降时间根据所述第二NMOS晶体管(20)处的栅源电压改变；所述CMOS反相器的输出提供所述原始输出时钟信号。