一种基于FPGA的多通道数字滤波器

摘要

本发明公开了一种基于FPGA的多通道数字滤波器，将低通滤波器内核与外部多路数据通道、分频计数器、开关计数器和上升沿检测器封装。该分频计数器将上升沿有效的外部输入提示信号ND到或因计数满1000将输出拉高电平后，将计数值复位至0。开关计数器对分频计数器的输出进行计数，且根据该开关计数器的输出驱动通道的切换。本发明相比现有技术具有以下优点：本发明的一种基于FPGA的多通道数字滤波器，将滤波功能设计为一个固定的核，不同路的信号通过不同时间阀片来轮询使用内核，通过分频计数器、开关技术器实现多路信号对滤波核的共用，并对低通滤波器内核的数据先放大计算后再缩小，以保持计算过程中的精度不丢失。

主权项

一种基于FPGA的多通道数字滤波器，其特征包括：将低通滤波器LP_Filter内核与外部多路数据通道、分频计数器、开关计数器和上升沿检测器封装，每个数据通道内设周期为1000的时间阀片，外部的数字输入信号在通道内传输经两级FIFO寄存器处理，经一级FIFO寄存器处理为一步时延输入信号，经两级FIFO寄存器处理为两步时延输入信号，该数字输入信号、一步时延输入信号、两步时延输入信号均通过三态开关接入低通滤波器LP_Filter内核；该分频计数器将上升沿有效的外部输入提示信号ND到或因计数满1000将输出拉高电平后，将计数值复位至0，从新计数；该开关计数器对分频计数器的输出进行计数，且根据该开关计数器的输出驱动通道的切换；该上升沿检测器接受开关计数器的信号，判断是否产生一个上升的上升沿电平，并通知下级功能模块读取数据。