发明名称 晶体管及存储单元阵列
摘要 一形成在一具有一顶部表面的半导体衬底中的晶体管,包括:第一以及第二源极/漏极区域;一连接所述第一以及第二源极/漏极区域的沟道;一用以控制在所述沟道中流动的一电流的栅极电极。所述栅极电极设置于一栅极沟槽的下部沟槽部分之中,其中栅极沟槽被限定于所述半导体衬底的所述顶部表面之中。所述沟槽的上部沟槽部分被填以一绝缘材料。所述沟道包括一山脊状的一类鳍状部分,且所述山脊具有一顶侧以及两个侧向侧边,在其剖面中垂直于一连接所述第一以及第二源极/漏极区域的线所限定的一方向。所述栅极电极包围所述沟道的所述顶侧以及所述两个侧向侧边。
申请公布号 CN101174648B 申请公布日期 2015.09.30
申请号 CN200710148088.1 申请日期 2007.09.10
申请人 奇梦达股份公司 发明人 T·施洛瑟
分类号 H01L29/78(2006.01)I;H01L29/423(2006.01)I;H01L29/10(2006.01)I;H01L27/108(2006.01)I;H01L23/522(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L21/8242(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 北京康信知识产权代理有限责任公司 11240 代理人 章社杲;吴贵明
主权项 一种集成电路,包括一晶体管,其形成在一具有一顶部表面的半导体衬底之中,所述晶体管包括:源极和漏极区域中的一个区域和源极和漏极区域中的另一个区域,所述源极和漏极区域中的一个区域延伸至一不同于源极和漏极区域中的另一个区域的深度;一沟道,连接所述源极和漏极区域中的一个区域和源极和漏极区域中的另一个区域;一栅极沟槽,被限定于所述半导体衬底的所述顶部表面中,并包括一上部沟槽部分以及一下部沟槽部分;一隔离沟渠,所述隔离沟渠被首先填充一保角衬层,接着填充一氧化硅层,从而用于限定有源区域;以及一栅极电极,其设置于所述栅极沟槽的所述下部沟槽部分之中,其中,所述上部沟槽部分被填以一绝缘材料,所述绝缘材料填满所述栅极沟槽的上部,以及其中,所述栅极电极包围一沟道的顶侧以及与第一方向交叉的两个侧向侧边,其中第一方向通过连接源极和漏极区域中的一个区域和源极和漏极区域中的另一个区域的一线而加以限定。
地址 德国慕尼黑