锁相回路和用于操作该锁相回路的方法

摘要

本发明一般涉及锁相回路(PLL)，并且更具体地涉及超低带宽锁相回路。本发明可以例如在实现锁相回路的集成电路或用于操作锁相回路的方法中实施。本发明提供具有仅使用两个存储单元、计数器和数模(DAC)转换器的控制级的PLL。与使用存储单元的现有技术PLL相比，本发明的控制级的配置减少了用于缩小的PLL所需的芯片面积。本发明进一步提出用于PLL并且实现PLL的PVT补偿机制，该PLL在其频率响应中具有更低的峰值，这导致更好的停息响应。

主权项

一种锁相回路(PLL)，包括：相位频率检测器(PFD)，其适于接收反馈时钟(SYSCLK)和参考时钟(REFCLK)，并且适于响应于在所述反馈时钟和所述参考时钟之间的相位和/或频率差，提供用于控制受控振荡器(VCO)的振荡频率的UP脉冲和DOWN脉冲；第一电荷泵(CP1)，其适于从所述相位频率检测器(PFD)接收所述UP脉冲和DOWN脉冲，其中所述第一电荷泵(CP1)进一步适于响应于来自所述相位频率检测器(PFD)的所述UP脉冲和DOWN脉冲，向所述受控振荡器(VCO)的第一控制输入(PROP)提供第一模拟控制信号，以控制其振荡频率，第二电荷泵(CP2)，其适于从所述相位频率检测器(PFD)接收所述UP脉冲和DOWN脉冲，其中所述第二电荷泵(CP2)进一步适于向控制级(DCONT)提供与来自所述相位频率检测器(PFD)的所述UP脉冲和DOWN脉冲对应的第一模拟存储控制信号(FAST)和第二模拟存储控制信号(SLOW)；所述控制级(DCONT)，其适于响应于所述第一模拟存储控制信号(FAST)和第二模拟存储控制信号(SLOW)，向所述受控振荡器(VCO)的第二控制输入(VSUP)提供第二模拟控制信号(D)，以控制其振荡频率；所述受控振荡器(VCO)，其适于响应于在所述第一控制输入(PROP)处接收的所述第一模拟控制信号(ICH)和至所述第二控制输入(VSUP)的所述第二模拟控制信号(D)，输出具有所需振荡频率的输出信号(OUTVCO)；以及反馈回路，其适于向所述相位频率检测器(PFD)的输入反馈所述受控振荡器(VCO)的输出信号(OUTVCO)作为所述反馈时钟(SYSCLOCK)；其中所述控制级(DCONT)包括多个存储元件(S1、S2)、计数器和数模转换器(DAC)；其中所述控制级(DCONT)适于在相应循环中并且分别响应于所述第一模拟存储控制信号(FAST)和第二模拟存储控制信号(SLOW)，对每个所述存储元件连续充电和复位，或放电和复位；其中所述计数器适于分别响应于由所述存储元件(S1、S2)执行的充电循环或放电循环数，来增加或降低其计数器值；其中所述数模转换器(DAC)适于将所述计数器的计数器值转换成控制电流；以及其中所述控制级(DCONT)适于向所述受控振荡器(VCO)提供叠加有表示相应存储元件的相应充电/放电状态的电流的所述数模转换器的控制电流，作为到所述第二控制输入(VSUP)的所述第二模拟控制信号(D)。