发明名称 |
半导体器件及其制造方法 |
摘要 |
一种半导体器件包括:层间电介质,其被层叠且彼此间隔开;沟道层,其穿通层间电介质;线图案区,每个线图案区包围沟道层的侧壁以设置在层间电介质之间;阻挡图案,其沿着每个线图案区的表面和沟道层的侧壁形成;防反应图案,其沿着每个线图案区的第一区的表面形成在阻挡图案上,第一区与沟道层相邻;保护图案,其在防反应图案上填充在第一区中;以及第一金属层,其填充在每个线图案区的第二区中。 |
申请公布号 |
CN104952873A |
申请公布日期 |
2015.09.30 |
申请号 |
CN201410446019.9 |
申请日期 |
2014.09.03 |
申请人 |
爱思开海力士有限公司 |
发明人 |
玄灿顺;安明圭;权虞埈 |
分类号 |
H01L27/11(2006.01)I;H01L23/522(2006.01)I;H01L21/8244(2006.01)I |
主分类号 |
H01L27/11(2006.01)I |
代理机构 |
北京弘权知识产权代理事务所(普通合伙) 11363 |
代理人 |
俞波;周晓雨 |
主权项 |
一种半导体器件,包括:层间电介质,其被层叠且彼此间隔开;沟道层,其穿通所述层间电介质;线图案区,每个线图案区包围所述沟道层的侧壁,以被设置在所述层间电介质之间;阻挡图案,其沿着每个线图案区的表面和所述沟道层的侧壁形成;防反应图案,其沿着每个线图案区的第一区的表面形成在所述阻挡图案上,所述第一区与所述沟道层相邻;保护图案,其在所述防反应图案上填充在所述第一区中;以及第一金属层,其填充在每个线图案区的第二区中。 |
地址 |
韩国京畿道 |