非易失性半导体存储装置

摘要

本发明提供一种非易失性半导体存储装置。存储器阵列(10)除了分别包含单元晶体管(TC)和与该单元晶体管(TC)的一端连接的变阻元件(RR)的多个存储器单元(11)呈矩阵状配置之外，还具备具有MOS晶体管(MTC)的单元晶体管能力测定单元(12)。利用单元晶体管能力测定单元(12)，使变阻元件(RR)的低电阻状态以及高电阻状态的电阻值与单元晶体管(TC)的偏差无关地稳定化，从而非易失性半导体存储装置的读出特性以及可靠性特性得以提升。

主权项

一种非易失性半导体存储装置，其特征在于，具备：多个存储器单元，被配置为矩阵状，分别包含单元晶体管和与所述单元晶体管的一端连接的变阻元件；多个字线，与所述多个存储器单元的各行分别对应设置，被共同地连接至配置于该行的多个存储器单元所包含的单元晶体管的栅极；多个第1数据线，与所述多个存储器单元的各行或各列分别对应设置，被共同地连接至配置于该行或该列的多个存储器单元所包含的变阻元件；多个第2数据线，与所述多个存储器单元的各行或各列分别对应设置，被共同地连接至配置于该行或该列的多个存储器单元所包含的单元晶体管的另一端；一个以上的单元晶体管能力测定单元，被配置为矩阵状，由晶体管构成；和一个以上的单元晶体管能力测定字线，与所述一个以上的单元晶体管能力测定单元的各行分别对应设置，被共同地连接至配置于该行的一个以上的晶体管的栅极，与所述一个以上的单元晶体管能力测定单元的各行或各列分别对应设置、且配置于该行或该列的一个以上的单元晶体管能力测定单元的晶体管的漏极或源极，分别被对应连接至所述多个第1数据线的一部分或全部，与所述一个以上的单元晶体管能力测定单元的各行或各列分别对应设置、且配置于该行或该列的一个以上的单元晶体管能力测定单元的晶体管的漏极或源极之中未连接所述第1数据线的端子，分别被对应连接至所述多个第2数据线的一部分或全部。