高速画像センサのための二段のアナログデジタル変換器

摘要

本発明は、２段または多段のアナログデジタル変換器に関する。変換器は、好ましくは、第１の段に増分ＡＤＣを含む。増分ＡＤＣは、積分器及び比較器を備える。比較器によって行われる予め定められた回数の比較の後に、適切にスケーリングされた積分器の出力が、第２の段に供給され、さらにサンプリングされる。具体的には、スケーリングゲインは、積分器のゲインに反比例する。第２のＡＤＣが、残りの下位ビットの変換を行い、そして、両段の出力が結合される。また、多段ＡＤＣのためのキャリブレーションおよび補正アプローチが提供される。