| 摘要 |
<p>(과제) 면적을 작게 할 수 있는 풀다운 회로를 구비하는 반도체 장치를 제공한다. (해결 수단) 게이트를 접지 전위에 접속한 디프레션형 NMOS 트랜지스터와, 게이트와 드레인을 디프레션형 NMOS 트랜지스터의 소스와 접속하고 소스를 접지 전위에 접속한 인핸스먼트형 NMOS 트랜지스터로 풀다운 회로를 구성하였다. 디프레션형 NMOS 트랜지스터의 오버드라이브 전압이, 인핸스먼트형 NMOS 트랜지스터의 임계치 전압만큼 낮아져, 디프레션형 NMOS 트랜지스터의 사이즈를 작게 할 수 있다. 따라서, 풀다운 회로의 면적을 작게 할 수 있다.</p> |
