| 摘要 |
<p>본 발명은 절연 기판 위에 단일 채널의 박막 트랜지스터로 형성되는 버퍼 회로를 갖는 반도체 디바이스로서, 상기 버퍼 회로는 제1 및 제2 박막 트랜지스터를 제1 및 제2 전원 간에 직렬로 접속한 출력단을 갖고, 이 출력단의 출력단 전위가, 상기 제1 박막 트랜지스터를 제어하는 셋트 신호와 상기 제2 박막 트랜지스터를 제어하는 리셋 신호의 입력 타이밍에 의해, 상기 제1 전원의 전위 또는 상기 제2 전원의 전위로 상보적으로 전환 제어된다.</p> |
