发明名称 |
一种基于FPGA的BLVDS总线数据传送装置 |
摘要 |
本实用新型公开了一种基于FPGA的BLVDS总线数据传送装置,包括CPU芯片、一条BLVDS总线、FPGA芯片,所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块;所述CPU芯片与串行数据收发模块一端相连接,串行数据收发模块另二端分别与存储器、编码发送模块相连接;存储器另一端与BLVDS数据收发模块相连接;编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。本实用新型将传统的BLVDS收发两条总线合并成一条,节约硬件开发成本,减少故障点。保证BLVDS总线上数据的完整性和正确性。 |
申请公布号 |
CN204669383U |
申请公布日期 |
2015.09.23 |
申请号 |
CN201520309877.9 |
申请日期 |
2015.05.14 |
申请人 |
南京国电南自美卓控制系统有限公司 |
发明人 |
李伟;黄作兵;乐凌志;黄蕾;赵永 |
分类号 |
H04L12/40(2006.01)I |
主分类号 |
H04L12/40(2006.01)I |
代理机构 |
南京纵横知识产权代理有限公司 32224 |
代理人 |
董建林 |
主权项 |
一种基于FPGA的BLVDS总线数据传送装置,包括CPU芯片、一条BLVDS总线,其特征在于:还包括FPGA芯片,所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块;所述串行数据收发模块用于向CPU芯片、存储器收发数据,向编码发送模块发送CPU发送数据结束信号;所述存储器用于存储收发数据;所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号;所述BLVDS数据收发模块用于向BLVDS总线收发数据;所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号;所述CPU芯片与串行数据收发模块一端相连接,串行数据收发模块另二端分别与存储器、编码发送模块相连接;存储器另一端与BLVDS数据收发模块相连接;编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。 |
地址 |
210032 江苏省南京市浦口高新开发区星火路8号 |