发明名称 |
半导体集成电路器件及其制作方法 |
摘要 |
本发明涉及一种半导体集成电路器件及其制作方法。本发明改进了电容元件的电特性。提供了一种电容元件,该电容元件在DRAM单元中构成并且具有下电极、形成在下电极上方的电容绝缘体膜、形成在电容绝缘体膜上方的上电极。上电极具有以下结构:从该电极的电容绝缘体膜侧,依次堆叠第一上电极、第二上电极和第三上电极。第三上电极是可包含杂质的钨膜。在第一上电极和第三上电极之间,插入第二上电极,第二上电极是用于防止第三上电极中的可能的杂质扩散到电容绝缘体膜中的阻挡膜。 |
申请公布号 |
CN104934423A |
申请公布日期 |
2015.09.23 |
申请号 |
CN201510121868.1 |
申请日期 |
2015.03.19 |
申请人 |
瑞萨电子株式会社 |
发明人 |
坂本美里;加藤芳健;山本阳一;笠井仁司;伊藤聪 |
分类号 |
H01L27/108(2006.01)I;H01L27/04(2006.01)I;H01L21/822(2006.01)I;H01L21/8242(2006.01)I |
主分类号 |
H01L27/108(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
李兰;孙志湧 |
主权项 |
一种半导体集成电路器件,包括多个DRAM单元,每个DRAM单元包括彼此串联耦合的选择MISFET和电容元件,所述器件包括:半导体衬底,第一绝缘体膜,所述第一绝缘体膜形成在所述半导体衬底的主表面上方,并且具有包括侧壁和底表面的电容器形成沟槽,下电极,所述下电极沿着所述电容器形成沟槽中包括的所述侧壁和所述底表面/在所述电容器形成沟槽中包括的所述侧壁和所述底表面上方形成,电容绝缘体膜,所述电容绝缘体膜形成在所述下电极上方以覆盖所述下电极,第一上电极,所述第一上电极形成在所述电容绝缘体膜上方以覆盖所述电容绝缘体膜,第二上电极,所述第二上电极形成在所述第一上电极上方以覆盖所述第一上电极,第三上电极,所述第三上电极形成在所述第二上电极上方以覆盖所述第二上电极,并且具有比所述第一上电极小的电阻并且被允许包含杂质,其中,所述电容元件被构造成包括所述下电极、所述电容绝缘体膜和上电极,所述上电极包括所述第一上电极、所述第二上电极和所述第三上电极,并且其中,所述第二上电极是用于防止所述第三上电极中包含的可能的杂质扩散到所述电容绝缘体膜中的阻挡层。 |
地址 |
日本神奈川县 |