非易失性存储器及写入方法

摘要

本发明是一种可降低页面间的错误产生概率的偏倚的非易失性存储器及写入方法。在非易失性存储器中，存储单元所存储的三比特对应于三页，根据比特值设定阈值电压，即在第一页的写入中，根据比特值将阈值电压设定在第一或二阈值区域，在第二页的写入中，根据比特值当为第一阈值区域时将阈值电压设定在第一或四阈值区域、当为第二阈值区域时将阈值电压设定在第二或三阈值区域，在第三页的写入中，根据比特值当为第一阈值区域内时将阈值电压设定在第一或六阈值区域、当为第二阈值区域内时将阈值电压设定在第二或七阈值区域、当为第三阈值区域内时将阈值电压设定在第三或八阈值区域、当为第四阈值区域内时将阈值电压设定在第四或五阈值区域。

主权项

一种非易失性存储器，其特征在于包括：存储单元阵列，包含多个存储单元，该存储单元是在按照阈值电压从低到高的顺序定义区域所得的第一到第八这八个阈值区域使三比特对应而存储数据，所述三比特分别对应于第一到第三页，未写入的所述存储单元的阈值电压设定在所述第一阈值区域；以及控制部，在对未写入的存储单元进行所述第一页的写入的情况下，根据写入到所述第一页的比特值，将该存储单元的阈值电压设定在所述第一阈值区域或所述第二阈值区域，在对已进行过所述第一页的写入的所述存储单元进行所述第二页的写入的情况下，当该存储单元的阈值电压为所述第一阈值区域内时，根据写入到所述第二页的比特值，将该存储单元的阈值电压设定在所述第一阈值区域或所述第四阈值区域，当该存储单元的阈值电压为所述第二阈值区域内时，根据写入到所述第二页的比特值，将该存储单元的阈值电压设定在所述第二阈值区域或所述第三阈值区域，在对已进行过所述第二页的写入的所述存储单元进行所述第三页的写入的情况下，当该存储单元的阈值电压为所述第一阈值区域内时，根据写入到所述第三页的比特值，将该存储单元的阈值电压设定在所述第一阈值区域或所述第六阈值区域，当该存储单元的阈值电压为所述第二阈值区域内时，根据写入到所述第三页的比特值，将该存储单元的阈值电压设定在所述第二阈值区域或所述第七阈值区域，当该存储单元的阈值电压为所述第三阈值区域内时，根据写入到所述第三页的比特值，将该存储单元的阈值电压设定在所述第三阈值区域或所述第八阈值区域，当该存储单元的阈值电压为所述第四阈值区域内时，根据写入到所述第三页的比特值，将该存储单元的阈值电压设定在所述第四阈值区域或所述第五阈值区域。