| 主权项 |
一种多功能半导体封装结构，其包括：一基板单元，其包括一基板本体及一内埋在所述基板本体内部的共模滤波器，其中所述基板本体具有多个第一侧端，且所述共模滤波器具有多个从所述基板本体的多个所述第一侧端外露的导电接触部；一电路单元，其包括多个设置于所述基板本体的顶端上的第一导电层及多个设置于所述基板本体的顶端上的第二导电层；一半导体单元，其包括多个暂态电压抑制器，其中每一个所述暂态电压抑制器电性连接于两个相对应的所述第一导电层之间；一封装单元，其包括一设置于所述基板本体的顶端上以覆盖多个所述暂态电压抑制器的封装体，其中所述封装体具有多个分别连接于多个所述第一侧端的第二侧端，且每一个所述第一导电层的第一末端与每一个所述第二导电层的第二末端从所述封装体的多个所述第二侧端外露；一电极单元，其包括多个设置于所述封装体的顶端上的顶端电极、多个设置于所述基板本体的底端上的底端电极、及多个设置且电性连接于多个所述顶端电极与多个所述底端电极之间的侧端电极，其中多个所述顶端电极分别对应于多个所述第一导电层与多个所述第二导电层，多个所述底端电极分别对应于多个所述顶端电极，且每一个所述侧端电极设置于所述封装体的相对应所述第二侧端与所述基板本体的相对应所述第
一侧端上，以分别电性连接于相对应的所述第一导电层的所述第一末端、相对应的所述第二导电层的所述第二末端及相对应的所述导电接触部；以及一支撑单元，其包括多个分别设置于多个所述第一导电层上的支撑件，且每一个所述暂态电压抑制器设置于两个相对应的所述第一导电层的两个所述支撑件上，其中每一个所述支撑件的顶端具有一导电接合层，且每一个所述暂态电压抑制器设置于两个相对应的所述第一导电层的两个所述支撑件的两个所述导电接合层上。
|
