快闪记忆体及操作记忆体装置的方法

主权项

一种快闪记忆体，其具有可回应于一组逻辑读取指令而输出逻辑资料的能力，包括：外部信号输入端；可定址快闪记忆胞阵列；资料暂存器，耦接于该可定址快闪记忆胞阵列，用以接收并储存来自于该可定址快闪记忆胞阵列的阵列资料；多数个暂存器，用以储存逻辑资料；指令和控制逻辑电路，包括：预取逻辑(pre-fetch logic)，耦接于该外部信号输入端，用以当该外部信号输入端接收指令的最高有效位元的第一部分序列为预测的特定逻辑资料读取指令时，依据该些逻辑读取指令的特定其中之一，从该些逻辑资料暂存器的其中之一预取逻辑资料；输出控制逻辑，耦接于该外部信号输入端，用以当该外部信号输入端接收指令的最高有效位元的第二部分序列为预测的该些多数个逻辑资料读取指令的任意其中之一时，产生预测的逻辑读取指令信号；以及输出焊垫电路，耦接于该资料暂存器、该预取逻辑、该输出控制逻辑以及该外部信号接收端，用以当该预测的逻辑读取指令信号以及除了该第一部分序列及该第二部分序列之外的部分指令解析收到的该些逻辑资料读取指令的任意其中之一时，选择及输出来自该预取逻辑的逻辑资料。