发明名称 密閉されたMEMSデバイスと関連した埋め込み下部電極を形成するためのシステムおよび方法
摘要 <p>埋め込まれた第1の電極を有するセンサデバイスを形成するためのシステムおよび方法は、電極層を有する第1のシリコン部分、およびデバイス層を有する第2のシリコン部分を設けるステップを含む。第1のシリコン部分および第2のシリコン部分は、第1のシリコン部分の電極層および第2のシリコン部分のデバイス層上に形成された共通の酸化物層に沿って隣接する。結果として生じる多層シリコン積層体は、埋め込み酸化物層、高度にドープされたイオン注入領域、またはそれらの組み合わせによってさらに画成される埋め込み下部電極を含む。多層シリコン積層体は、下部電極および上部電極の両方を可能にする、各層内に電気的に絶縁された領域を備えた複数のシリコン層および二酸化シリコン層を有する。多層シリコン積層体は、下部電極がセンサデバイスの上面からアクセス可能となるようにすることができるスペーサをさらに含む。</p>
申请公布号 JP2015527211(A) 申请公布日期 2015.09.17
申请号 JP20150528561 申请日期 2013.08.20
申请人 发明人
分类号 B81C1/00;B81C3/00 主分类号 B81C1/00
代理机构 代理人
主权项
地址