半导体元件及半导体元件的制造方法

摘要

本发明提供一种半导体元件及半导体元件的制造方法，其抑制寄生元件所产生的影响，并且能够防止导通电压增大。在n-型的漂移区域(1)的表面层设有p型的基极区域(2)。在半导体基板的表面上设有贯通基极区域(2)且到达漂移区域1的沟槽(3)。在沟槽(3)的内部隔着栅极绝缘膜(4)而设有栅电极(5)。在基极区域(2)的表面层选择性地设有第一凹部(6)。即，基极区域(2)的表面呈由第一凹部(6)和未设有第一凹部(6)的凸部构成的凹凸形状。第一凹部(6)与沟槽(3)相接。此外，与栅电极(5)的上端相比，第一凹部(6)的底面设置为距基板表面更深。源电极(8)与基极区域(2)的凸部相接，且埋入第一凹部(6)的内部。

主权项

一种半导体元件，其特征在于，具有：第一导电型的第一半导体区域；设置在所述第一半导体区域的表面，且具有比该第一半导体区域高的杂质浓度的第二导电型的第二半导体区域；贯通所述第二半导体区域并到达所述第一半导体区域的沟槽；隔着绝缘膜设置在所述沟槽的内部的第一电极；以与所述沟槽相接触的方式设置在所述第二半导体区域的表面层的比所述第一电极的上端深的第一凹部；埋入所述第一凹部中的第二电极，其中，所述第二半导体区域形成凹凸状的表面形状，该凹凸状的表面形状由所述第一凹部和未设有所述第一凹部的凸部来构成。