发明名称 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
摘要 本发明实施例提供一种制作薄膜晶体管阵列基板的方法、阵列基板和显示装置,方法包括:在玻璃基板上,形成一层透明导电薄膜,形成一层栅金属薄膜,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形;形成栅绝缘层薄膜、半导体层薄膜和钝化层薄膜,通过一次构图工艺形成包括半导体层和钝化层的图形;形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形。利用灰色调或者半灰调掩模板技术,在薄膜晶体管阵列基板的制作过程中,通过三次构图工艺制作完成有机薄膜晶体管阵列基板,用到的掩模板数量少,生产效率高且生产成本低。
申请公布号 CN102983103B 申请公布日期 2015.09.16
申请号 CN201210530381.5 申请日期 2012.12.10
申请人 京东方科技集团股份有限公司 发明人 张学辉;薛建设;刘翔
分类号 H01L21/77(2006.01)I;H01L27/12(2006.01)I 主分类号 H01L21/77(2006.01)I
代理机构 北京银龙知识产权代理有限公司 11243 代理人 许静;安利霞
主权项 一种制作薄膜晶体管阵列基板的方法,其特征在于,包括:在玻璃基板上,形成一层透明导电薄膜,形成一层栅金属薄膜,通过一次构图工艺形成包括栅电极、栅线和第一透明电极的图形;形成栅绝缘层薄膜、半导体层薄膜和钝化层薄膜,通过一次构图工艺形成包括栅绝缘层、半导体层和钝化层的图形,包括:采用旋涂的方式制备栅绝缘层薄膜,在80℃~100℃前烘1min~25min,100℃~160℃后烘1min~25min,直至所述栅绝缘层薄膜的厚度为300nm~1500nm;利用真空蒸发制备半导体层薄膜,半导体层薄膜厚度为40nm~150nm;利用旋涂方式制备钝化层薄膜;旋涂一层光刻胶,采用半色调或者灰色调掩模板对光刻胶进行曝光显影;光刻胶完全保留区域对应于形成钝化层图形;光刻胶部分保留区域对应于形成包括半导体层薄膜与源漏电极金属薄膜接触部分的图形;光刻胶完全去除区域是光刻胶完全保留区域与光刻胶部分保留区域之外的区域;形成第二透明导电薄膜,之后形成源漏电极金属薄膜,通过一次构图形成包括源电极、漏电极、TFT沟道、数据线以及第二透明电极的图形,位于源电极下方的第二透明电极薄膜图形与所述源电极形状一致,位于漏电极下方的第二透明电极薄膜图形与所述漏电极形状一致;TFT沟道上方留有的钝化层图形作为所述半导体层的阻挡层。
地址 100015 北京市朝阳区酒仙桥路10号