发明名称 | 电子设备和系统及其生产和使用方法 | ||
摘要 | 提供了一系列新型结构和方法,以降低多种电子设备和系统中的功耗。这些结构和方法中的一些可主要通过重复使用现有的体效应CMOS工艺流程和制造技术来实施,以避免半导体产业和更广泛的电子产业高成本且高风险地切换到替代的技术。如上所述,一些结构和方法涉及深度耗尽通道(DDC)设计,以使基于CMOS的设备具有比传统体效应CMOS更小的σV<sub>T</sub>,并且能够更精确地设定在通道区域中具有掺杂剂的FET的阈值电压V<sub>T</sub>。该DDC设计也可具有比传统体效应CMOS晶体管更强的体效应,这使得能够显著地动态控制DDC晶体管中的功耗。 | ||
申请公布号 | CN102884630B | 申请公布日期 | 2015.09.16 |
申请号 | CN201080061745.9 | 申请日期 | 2010.11.08 |
申请人 | 三重富士通半导体股份有限公司 | 发明人 | 斯科特·E·汤普森;达莫代尔·R·图马拉帕利 |
分类号 | H01L29/02(2006.01)I | 主分类号 | H01L29/02(2006.01)I |
代理机构 | 隆天知识产权代理有限公司 72003 | 代理人 | 张浴月;金鹏 |
主权项 | 一种场效应晶体管(FET),其包括:栅极,所述栅极具有栅极绝缘体和导电电极;屏蔽区域,所述屏蔽区域被掺杂为具有介于1×10<sup>18</sup>个原子/cm<sup>3</sup>与1×10<sup>20</sup>个原子/cm<sup>3</sup>之间的掺杂浓度横跨5nm的最小厚度,所述屏蔽区域在所述栅极下方及晶体管本体上方延伸;未充分掺杂的通道区域,所述通道区域位于所述屏蔽区域与所述栅极绝缘体之间且具有小于5×10<sup>17</sup>个掺杂剂原子/cm<sup>3</sup>的掺杂浓度,所述通道区域具有5nm的最小厚度;源极和漏极,其中所述通道区域在所述源极与所述漏极之间延伸;以及本体接头,所述本体接头选择性地向所述晶体管本体施加偏置电压,所述晶体管本体位于所述屏蔽区域下方并与所述屏蔽区域电接触,所述本体接头和所述晶体管本体具有相同的导电类型。 | ||
地址 | 日本三重县 |