一种基于相差的三模时钟产生电路

摘要

本发明一种能够配置产生不同相差的三模时钟，且当发生SET和SEU单点故障时，可有效对单点故障进行容错的基于相差的三模时钟产生电路；其包括输入端分别连接时钟clk的三路时钟选择电路，三路时钟选择电路分别输出不同相位的三模时钟clk1、clk2和clk3，其中clk2和clk1的相位差与clk3和clk2的相位差相同；时钟选择电路包括选择器，时钟产生逻辑电路和容错电路；选择器的选择端连接相差选择信号delaysel，容错电路的输入端连接时钟产生控制信号ctrl，时钟产生逻辑电路的输入端分别连接选择器的输出端和容错电路的输出端，时钟产生逻辑电路的输出端输出对应的一路三模时钟。

主权项

一种基于相差的三模时钟产生电路，其特征在于，包括输入端分别连接时钟clk的三路时钟选择电路，三路时钟选择电路分别输出不同相位的三模时钟clk1、clk2和clk3，其中clk2和clk1的相位差与clk3和clk2的相位差相同；所述的时钟选择电路包括选择器，时钟产生逻辑电路和容错电路；选择器的选择端连接相差选择信号delaysel，容错电路的输入端连接时钟产生控制信号ctrl，时钟产生逻辑电路的输入端分别连接选择器的输出端和容错电路的输出端，时钟产生逻辑电路的输出端输出对应的一路三模时钟；第一路时钟选择电路中的选择器mux1的低电平输入端和高电平输入端均连接时钟clk；第二路时钟选择电路中的选择器mux2的低电平输入端通过延时单元D0连接时钟clk，高电平输入端通过延时单元D1连接时钟clk；第三路时钟选择电路中的选择器mux3的低电平输入端通过串联的延时单元D2和延时单元D3连接时钟clk，高电平输入端通过串联的延时单元D4和延时单元D5连接时钟clk。