发明名称 |
半导体装置的制造方法以及半导体集成电路晶片 |
摘要 |
一种半导体装置的制造方法和半导体集成电路晶片,根据实施方式,在芯片区域形成在厚度方向上贯通半导体基板并到达集成电路的贯通孔,在切割线形成第1标记开口部以及第2标记开口部。基于第2标记开口部的位置检测第1标记开口部。之后,基于第1标记开口部的位置,进行曝光位置的对位并进行光刻法,从而将抗蚀剂图案形成于半导体基板的背面。 |
申请公布号 |
CN104916580A |
申请公布日期 |
2015.09.16 |
申请号 |
CN201410446711.1 |
申请日期 |
2014.09.03 |
申请人 |
株式会社东芝 |
发明人 |
渡边慎也;东和幸;加本拓 |
分类号 |
H01L21/768(2006.01)I;H01L27/10(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
徐殿军 |
主权项 |
一种半导体装置的制造方法,其特征在于,在多个芯片区域形成将半导体基板在厚度方向上贯通并到达集成电路的贯通孔,该多个芯片区域在上述半导体基板的一面侧形成有上述集成电路,在切割线形成第1标记开口部、和将上述半导体基板在厚度方向上贯通并配置于上述第1标记开口部的周边区域的第2标记开口部,该切割线在上述半导体基板中将上述芯片区域划分,基于上述第2标记开口部的位置,检测上述第1标记开口部,基于上述第1标记开口部的位置,进行曝光位置的对位并进行光刻,从而在上述半导体基板的背面形成抗蚀剂图案,该抗蚀剂图案具有在上述半导体基板的背面使包含上述贯通孔在内的区域露出的第1开口部,在上述贯通孔埋入导电性材料,以及去除上述抗蚀剂图案。 |
地址 |
日本东京都 |