用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺

摘要

一种半导体装置，包括：具有成型鳍和规则鳍的鳍式场效晶体管(FinFET)。成型鳍的顶部可以小于、大于、薄于、或短于规则鳍的顶部。成型鳍的底部和规则鳍的底部相同。FinFET可以具有仅一个或多个成型鳍、一个或多个规则鳍、或成型鳍和规则鳍的混合。将一个鳍成型的半导体制造工艺包括：形成一个鳍的光刻开口，可选地掺杂鳍的一部分，以及蚀刻鳍的一部分。本发明还提供了一种用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺。

主权项

一种装置，包括：半导体衬底；以及多个鳍式场效晶体管(FinFET)，位于所述衬底上，所述FinFET具有至少一个鳍；其中，所述多个FinFET中的至少一个包括至少一个成型鳍；所述成型鳍的底部形状与其他鳍的底部形状相同；所述成型鳍的顶部形状与所述其他鳍的顶部形状不同；所述成型鳍的顶部形状与所述成型鳍的底部形状不同。