发明名称 |
差分读写回读出放大器电路和方法 |
摘要 |
本发明提供了一种差分读写回读出放大器电路和方法。存储阵列包括:配置为多行和多列的多个存储单元;连接至存储单元的多条读字线;多条写字线,连接至沿着所述存储阵列的多行所配置的存储单元;多个写字线对,连接至配置为多列的存储单元;多个写字线对,连接至配置为多列的存储单元;以及至少一个差分读写回读出放大器,连接至读位线对和连接至与存储单元的多列中的一列相对应的写位线对,被配置为差分读取读位线对上的较小信号读数据,并且将所感测到的数据输出到所述写位线对上。本发明还公开了对应的方法。 |
申请公布号 |
CN102737697B |
申请公布日期 |
2015.09.16 |
申请号 |
CN201110332908.9 |
申请日期 |
2011.10.27 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
吴瑞仁 |
分类号 |
G11C7/06(2006.01)I;G11C5/02(2006.01)I;G11C11/419(2006.01)I |
主分类号 |
G11C7/06(2006.01)I |
代理机构 |
北京德恒律师事务所 11306 |
代理人 |
陆鑫;高雪琴 |
主权项 |
一种存储装置,包括:存储阵列,包括配置在多行和多列中的多个存储单元;多条读字线,连接至沿着所述存储阵列的多行所配置的所述多个存储单元;多条写字线,连接至沿着所述存储阵列的多行所配置的所述多个存储单元;多个读位线对,连接至配置在所述存储阵列的多列中的所述多个存储单元;多个写位线对,与所述读位线对分开,并且连接至配置在所述存储阵列的多列中的所述多个存储单元;以及至少一个差分读写回读出放大器,连接至与所述多个存储单元的多列中的一列相对应的读位线对和写位线对,被配置为响应于控制信号,差分感测所述读位线对上的较小信号读数据,将所述感测到的数据锁存在对应读出放大器的锁存器中,并且将所述感测到的数据从所述锁存器输出到所述写位线对上。 |
地址 |
中国台湾新竹 |