发明名称 | 形成半导体器件的精细图案的方法 | ||
摘要 | 本发明公开一种形成半导体器件的精细图案的方法,该方法包括在半导体基板的单元区域中形成线型牺牲膜图案,并且同时在半导体基板的外围区域中形成垫图案,在牺牲膜图案和垫图案的每一者的侧壁上形成间隔物,在间隔物的侧壁上形成间隙填充层,从而在单元区域中形成包括牺牲膜图案和间隙填充层在内的线距型图案,并且以规则的间距分开单元区域的线距型图案,并同时蚀刻外围区域的垫图案,从而在外围区域中形成特定的图案。 | ||
申请公布号 | CN102082081B | 申请公布日期 | 2015.09.16 |
申请号 | CN201010103271.1 | 申请日期 | 2010.01.27 |
申请人 | 海力士半导体有限公司 | 发明人 | 李基领;朴沙路汉 |
分类号 | H01L21/033(2006.01)I | 主分类号 | H01L21/033(2006.01)I |
代理机构 | 北京天昊联合知识产权代理有限公司 11112 | 代理人 | 顾红霞;何胜勇 |
主权项 | 一种形成半导体器件的精细图案的方法,所述方法包括:在半导体基板上形成目标层;在所述半导体基板的单元区域中的所述目标层上形成第一牺牲膜图案并且在所述半导体基板的外围区域中形成第二牺牲膜图案;在所述第一牺牲膜图案和所述第二牺牲膜图案的第一侧壁和第二侧壁上形成间隔物;在相邻间隔物之间形成间隙填充图案,其中所述间隙填充图案填充相邻间隔物之间的空间;移除所述间隔物的位于所述第一牺牲膜图案和所述间隙填充图案之间的部分,并且移除所述间隔物的位于所述第二牺牲膜图案与所述间隙填充图案之间的部分;以及使用所述第一牺牲膜图案和所述间隙填充图案作为蚀刻掩模将所述目标层图案化,以形成目标图案,所述方法还包括:将所述第一牺牲膜图案图案化来形成第三牺牲膜图案;以及将所述第二牺牲膜图案图案化来形成第四牺牲膜图案,其中,使用所述第三牺牲膜图案、所述第四牺牲膜图案和所述间隙填充图案来将所述单元区域和所述外围区域中的目标层图案化。 | ||
地址 | 韩国京畿道 |