基于嵌入式处理器之间的零延时数据传输装置及方法

摘要

基于嵌入式处理器之间的零延时数据传输装置及方法，属于数据通信传输领域，本发明为解决具有FPGA和其他嵌入式处理器结构的系统中，数据吞吐量大导致系统性能过低的问题。本发明包括FPGA、嵌入式处理器、A存储器、B存储器和n个外部/内部数据源，FPGA1内部构建有数据源、数据输入切换模块、A存储器接口模块、B存储器接口模块和存储器切换模块，数据传输开始时，外部/内部数据源将数据写入A存储器，此时B存储器闲置，为状态1；当A存储器写满或达到预计存储容量后，开始将数据写入B存储器，A存储器的所有与FPGA1相连的引脚分别与嵌入式处理器的外部存储器接口的相应引脚直接相连，为状态2，重复状态1和状态2。

主权项

基于嵌入式处理器之间的零延时数据传输装置，它包括FPGA(1)、嵌入式处理器(2)、A存储器(3)、B存储器(4)和n个外部/内部数据源(5)，A存储器(3)和B存储器(4)构成乒乓结构的FPGA(1)的片外存储器，n个外部/内部数据源(5)为FPGA(1)提供的数据存入FPGA(1)的片外存储器中，FPGA(1)的数据传输端与嵌入式处理器(2)的数据传输端相连；n为正整数；其特征在于，FPGA(1)内部构建有数据源(1‑1)、数据输入切换模块(1‑2)、A存储器接口模块(1‑3)、B存储器接口模块(1‑4)和存储器切换模块(1‑5)，n个外部/内部数据源(5)的输出端与数据源(1‑1)的输入端口相连；数据源(1‑1)的数据输出端与数据输入切换模块(1‑2)的输入端口相连；数据输入切换模块(1‑2)的A输出端与A存储器接口模块(1‑3)的输入端相连；数据输入切换模块(1‑2)的B输出端与B存储器接口模块(1‑4)的输入端相连；A存储器接口模块(1‑3)的数据传输端与A存储器(3)的数据传输端相连；A存储器接口模块(1‑3)的输出端与存储器切换模块(1‑5)的A输入端相连；B存储器接口模块(1‑4)的数据传输端与B存储器(4)的数据传输端相连；B存储器接口模块(1‑4)的输出端与存储器切换模块(1‑5)的B输入端相连；存储器切换模块(1‑5)的数据传输端与嵌入式处理器(2)的数据传输端相连；A存储器接口模块(1‑3)内部设置有A数据写入模块(1‑3‑1)和A总线直连模块(1‑3‑2)；A数据写入模块(1‑3‑1)用于将数据输入切换模块(1‑2)发送的数据写入A存储器(3)，A总线直连模块(1‑3‑2)用于将A存储器(3)的所有引脚直接与存储器切换模块(1‑5)相连；B存储器接口模块(1‑4)内部设置有B数据写入模块(1‑4‑1)和B总线直连模块(1‑4‑2)；B数据写入模块(1‑4‑1)用于将数据输入切换模块(1‑2)发送的数据写入B存储器(4)，B总线直连模块(1‑4‑2)用于将B存储器(4)的所有引脚直接与存储器切换模块(1‑5)相连；FPGA(1)内部的零延时数据传输按周期性工作，每个周期包括状态1和状态2两个过程，状态1：数据输入切换模块(1‑2)选择向A存储器接口模块(1‑3)存储数据；数据写入时，在A存储器接口模块(1‑3)中使能A数据写入模块(1‑3‑1)，将数据写入A存储器(3)，同时禁用A总线直连模块(1‑3‑2)；当数据写满A存储器接口模块(1‑3)或达到预计存储容量后，数据输入切换模块(1‑2)选择B存储器接口模块(1‑4)继续存储数据，同时使能A总线直连模块(1‑3‑2)，将A存储器(3)的所有引脚直接连接到存储器切换模块(1‑5)，并禁用A数据写入模块(1‑3‑1)；存储器切换模块(1‑5)将通过A总线直连模块(1‑3‑2)连接的A存储器(3)的所有引脚直接连接到嵌入式处理器(2)的外部存储器接口上，此时嵌入式处理器(2)可直接读写与A存储器接口模块(1‑3)相连的A存储器(3)中的数据，完成状态1；然后切换至状态2；状态2：嵌入式处理器(2)开始处理A存储器(3)中的数据，当处理结束时，等待B存储器(4)写满或达到预计存储容量后，数据输入切换模块(1‑2)重新选择A存储器接口模块(1‑3)继续存储数据，B存储器接口模块(1‑4)使能B总线直连模块(1‑4‑2)，禁用B数据写入模块(1‑4‑1)，存储器切换模块(1‑5)通过B总线直连模块(1‑4‑2)将B存储器(4)的所有引脚直接连接到嵌入式处理器(2)的外部存储器接口上，此时嵌入式处理器(2)可直接读写与B存储器(4)中的数据，完成状态2；然后切换至状态1，重复周期性过程。