| 主权项 |
一种半导体存储装置，其特征在于包括：第一及第二存储单元阵列；控制电路，其构成为输出第一信息与第二信息，该第一信息表示能否受理指示对所述第一存储单元阵列的访问的命令，该第二信息表示能否受理指示对所述第二存储单元阵列的访问的命令；以及第一及第二缓存，其分别保持来自所述第一及第二存储单元阵列的数据；并且在所述第一信息表示可对所述第一存储单元阵列进行访问的情况下，所述第一缓存可从外部进行访问；在所述第二信息表示可对所述第二存储单元阵列进行访问的情况下，所述第二缓存可从外部进行访问；所述控制电路是：接收分别指示对所述第一及第二存储单元阵列的访问的第一及第二命令；在接收所述第一命令之后接收到所述第二命令的情况下，可从开始由所述第一命令指示的处理起，以比由所述第一命令指示的处理的时间的2倍短的时间进行由所述第二命令指示的处理；在接收所述第一命令之后将所述第一命令中的地址传输到寄存器之前接收所述第二命令且根据所述第一命令而访问的存储区域的字线地址与根据所述第二命令而访问的存储区域的字线地址一致的情况下，能以比由所述第一命令指示的处理的时间短的时间进行由所述第二命令指示的处理；在由所述第一命令指示的处理的一部分期间，保留由所述第二命令指示的处理的执行，从将所述第一命令中的地址传输到寄存器的处理起，开始将所述第二命令中的地址传输到寄存器，从而可同时进行由所述第一及第二命令指示的处理；以及当接收状态读取命令时，输出状态数据；所述状态数据包含所述第一信息及所述第二信息。 |
