发明名称 半导体存储装置
摘要 本发明提供一种可以抑制面积增加的半导体存储装置。实施方式的半导体存储装置包括第1、第2存储单元晶体管MT、第1、第2字线WL、第1、第2晶体管(50)、及第1、第2驱动电路(60)。第1存储单元晶体管MT设置在半导体基板上方且包括电荷累积层。第2存储单元晶体管MT设置在第1存储单元晶体管MT的上方且包括电荷累积层。第1、第2字线WL分别与第1、第2存储单元晶体管MT连接。第1、第2驱动电路(60)分别施加各自的电压到第1、第2字线WL。第1、第2晶体管(50)分别将第1、第2字线WL与第1、第2驱动电路(60)之间连接。第1晶体管(50)与第2晶体管(50)的尺寸不同。
申请公布号 CN104916316A 申请公布日期 2015.09.16
申请号 CN201410453807.0 申请日期 2014.09.05
申请人 株式会社东芝 发明人 镰田英行;南稔郁;东辻哲平;佐藤敦祥;米浜敬祐;马场康幸;篠原广
分类号 G11C16/04(2006.01)I 主分类号 G11C16/04(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 张世俊
主权项 一种半导体存储装置,其特征在于包含:第1存储单元晶体管,其设置在半导体基板上方,且包含电荷累积层;第2存储单元晶体管,其设置在所述第1存储单元晶体管的上方,且包含电荷累积层;第1、第2字线,其分别连接于所述第1、第2存储单元晶体管;第1、第2驱动电路,其施加各自的电压到所述第1、第2字线;以及第1、第2晶体管,其分别将所述第1、第2字线与所述第1、第2驱动电路之间连接;并且所述第1晶体管与所述第2晶体管的尺寸不同。
地址 日本东京