发明名称 微细图案的形成方法、半导体装置的制造方法、基板处理装置及记录媒体
摘要 本发明的课题是在于提供一种对于以矽为主成分的第1膜,对于含矽率比前述第1膜更少的膜的第2膜,高选择蚀刻的技术。其解决手段是形成包含以矽为主成分的第1膜及含矽率比前述第1膜更少的第2膜之层叠膜,在前述层叠膜形成第一孔,且在前述第一孔形成通道,在前述通道间形成第二孔之后,构成除去与所被形成的前述第二孔邻接的前述第1膜。
申请公布号 TW201535510 申请公布日期 2015.09.16
申请号 TW104101311 申请日期 2015.01.15
申请人 日立国际电气股份有限公司 HITACHI KOKUSAI ELECTRIC INC. 发明人 岛本聡 SHIMAMOTO, SATOSHI;由上二郎 YUGAMI, JIRO;广濑义朗 HIROSE, YOSHIRO;菊池俊之 KIKUCHI, TOSHIYUKI
分类号 H01L21/3065(2006.01);H01L27/115(2006.01) 主分类号 H01L21/3065(2006.01)
代理机构 代理人 林志刚
主权项
地址 日本 JP