一种亚阈值SRAM存储单元

摘要

本发明提供了一种亚阈值SRAM存储单元，包括：基本电路、单元数据读出电路、预放管电路以及改进的斯密特反相器；其中，基本电路的输出端(QB)连接单元数据读出电路的输入端，单元数据读出电路的输出端与预放管电路的输出相连，连接改进的斯密特反相器的输入端；其中，所述预放管电路包括第三NMOS管(MN3)，其源端接地，栅端接预放控制信号PREDIS，漏端接读出位线RBL。本发明提供的SRAM单元采用预放的读模式来降低功耗；由于NMOS传输高电平的阈值损失，其动态功耗减小显著，同时静态功耗也有一定程度的降低；同时，这使得读出数据的摆幅不用到达全摆幅也可被识别，显著提高了SRAM性能。

主权项

一种亚阈值SRAM存储单元，包括：基本电路、单元数据读出电路、预放管电路以及改进的斯密特反相器；所述基本电路的输出端(QB)连接单元数据读出电路的输入端，单元数据读出电路的输出端与预放管电路的输出相连，连接改进的斯密特反相器的输入端；其中，所述预放管电路包括第三NMOS管(MN3)，其源端接地，栅端接预放控制信号PREDIS，漏端接读出位线RBL。2.根据权利要求1所述的SRAM单元，其特征在于，所述基本电路包括第一反相器、第二反相器、第一写入管、第二写入管；其中，第一反相器的输出端分别连接第二反相器的输入端和第一写入管的输出端；第二反相器的输出端分别连接第一反相器的输入端和第二写入管的输出端；第一、第二写入管的输入端分别连接外部位线信号。