一种噪声可容忍的通用数字逻辑电路及其构造方法

摘要

本发明公开了一种噪声可容忍的通用数字逻辑电路，其包括：具有若干输入端的主数字逻辑门电路，用于将若干输入信号进行相应地逻辑电平转换后进行输出；反相器，其输入端与所述原始数字逻辑门电路的输出端连接，用于将所述原始数字逻辑门电路的输出进行反相；差分串联电压开关模块，其第一输入端与反相器的输出端进行连接，第二输入端与所述逻辑门电路的输出端连接，以抑制原始输入信号中的噪声，并进一步产生差分信号输出；反馈环路，其差分输入端与所述差分串联电压开关模块的差分输出端连接以进行马尔科夫场电路的映射，从而进一步降低数字逻辑电路的噪声。

主权项

一种噪声可容忍的通用数字逻辑电路，其特征在于，包括：具有若干输入端的主数字逻辑门电路，用于将若干输入信号进行相应地逻辑电平转换后进行输出；反相器，其输入端与所述原始数字逻辑门电路的输出端连接，用于将所述原始数字逻辑门电路的输出进行反相；差分串联电压开关模块，其第一输入端与反相器的输出端进行连接，第二输入端与所述逻辑门电路的输出端连接，以抑制原始输入信号中的噪声，并进一步产生差分信号输出；反馈环路，其差分输入端与所述差分串联电压开关模块的差分输出端连接以进行马尔科夫场电路的映射，从而进一步降低数字逻辑电路的噪声。