| 摘要 |
<p>본 발명은 마스크 공정수를 줄일 수 있는 박막 트랜지스터 어레이 기판의 제조방법에 관한 것이다. 이 박막 트랜지스터 어레이 기판의 제조방법은 기판 상에 제1 도전물질, 게이트 절연막, 반도체층, 제2 도전물질을 순차적으로 증착한 후, 상기 제2 도전물질 상에 3 스텝을 갖는 제1 레지스트 패턴을 형성하는 단계(A); 상기 제1 레지스트 패턴을 이용한 다수의 식각공정을 통해 게이트라인, 상기 게이트라인에 교차되며 제1 및 제2 슬릿부를 갖는 데이터라인, 상기 데이터라인에 연결되며 제3 슬릿부를 갖는 소스전극, 채널부를 사이에 두고 상기 소스전극과 대향하며 제4 슬릿부를 갖는 드레인전극을 형성하는 단계(B); 상기 제1 레지스트 패턴이 제거된 상기 기판 상에 보호막을 증착한 후, 상기 보호막 상에 제2 레지스트 패턴을 형성하는 단계(C); 상기 제2 레지스트 패턴을 이용한 식각공정을 통해 화소영역 상의 보호막을 제거한 후, 상기 화소영역을 포함한 기판 전면에 제3 도전물질을 증착하는 단계(D); 및 리프트 오프 공정을 통해, 잔존하는 상기 보호막과 함께 그 위에 증착된 상기 제3 도전물질을 제거하여 화소전극을 패터닝하는 단계(E)를 포함한다.</p> |
