边沿时间读出电路

摘要

一些传感器以时间量携带输出信息，具体为使用模拟边沿的发生时间。由于单元传感时间较长，当以此类传感器阵列成组时，串行读出的时间代价过大。本发明提供一种边沿时间读出电路，包括模数转换模块、“边沿—脉冲”转换模块、时间序列生成模块、快照模块和读取模块，可并行读出模拟边沿发生时间量，并将并行读出的数据转换为串行输出，解决了时间量输出形式的传感器成组关键技术。

主权项

一种边沿时间读出电路，由模数转换模块组、“边沿—脉冲”转换模块组、时间序列生成模块、快照模块组、读取模块和模拟边沿信号端口组构成，还包括参数配置端口、地址输入端口、读出数据输出端口，其特征在于：模数转换模块组，由多个模数转换模块构成，模数转换模块由参考电平生成器和电压比较器组成，模数转换模块的输入端分别与一一对应的模拟边沿信号端口连接，输出端分别与一一对应的“边沿—脉冲”转换模块的输入端连接；“边沿—脉冲”转换模块组，由多个“边沿—脉冲”转换模块构成，“边沿—脉冲”转换模块由同步边沿触发器、延时电路1、延时电路2和异或电路组成，其输入端分别与一一对应的模数转换模块的输出端连接，输出端分别与一一对应的快照模块的控制输入端连接；时间序列生成模块，由配置寄存器和函数序列发生器组成，其输入端与参数配置端口连接，输出端作为总线与快照模块的数据输入端连接；快照模块组，由多个快照模块组成，每个快照模块由电平触发器、写入控制器和读取控制器组成，其控制输入端分别与一一对应的“边沿—脉冲”转换模块的输出端连接，数据输入端分别与时间序列生成模块的输出端连接，读使能输入端分别与读取模块中对应的读使能输出端口连接，输出端分别与读取模块中对应的数据输入端连接；读取模块，由地址解码器和数据总线组成，其地址输入端与地址输入端口连接，多个数据输入端分别与快照模块的输出端连接，多个读使能输出端口分别与快照模块的读使能输入端连接，数据输出端与读出数据输出端口连接；模拟边沿信号端口组由多个并行的模拟边沿信号端口组成。