一种高电源抑制比低噪声的电压基准源

摘要

本发明涉及电子电路技术领域，具体的说是涉及一种高电源抑制比低噪声的电压基准源。本发明高电源抑制比低噪声的电压基准源通过基准电压产生电路中两个不同发射极面积的三极管产生的发射极和基极的电压差(△Vbe)施加在电阻R1上产生的PTAT电流，该电流通过电阻R2和R3形成基准电压。基准产生电路中的运放OP输出端V1连接共源共栅电流镜结构的偏置电路，运放的正负输入端分别连接在三极管Q1和Q2的两条支路，电流镜像电路以及基准电压产生电路构成环路，提高了整体电路的电源抑制比，同时通过基准电压输出电路对基准电压的波动做进一步的滤波处理，再一次改善了电路的电源抑制比。本发明尤其适用于电压基准源。

主权项

一种高电源抑制比低噪声的电压基准源，由电流镜像电路、基准电压产生电路和基准电压输出电路构成；其中，电流镜像电路由第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M6、第五PMOS管M7和第一NMOS管M4、第二NMOS管M5构成；其中，第一PMOS管M1的源极接电源VDD，其栅极和漏极互连，其栅极接第五PMOS管M7的栅极，其漏极接第一NMOS管M4的漏极；第一NMOS管M4的源极接地GND，其栅极接第二NMOS管M5的栅极；第二NMOS管M5的源极接地GND，其漏极接第三PMOS管M3的漏极、第二PMOS管M2的栅极和第四PMOS管M6的栅极；第三PMOS管M3的源极接第二PMOS管M2的漏极；第二PMOS管M2的源极接电源VDD，其栅极接第四PMOS管M6的栅极；第四PMOS管M6的源极接电源，其漏极接第五PMOS管M7的源极；基准电压产生电路由运算放大器、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一三极管Q1、第二三极管Q2构成；其中，第五PMOS管M7的漏极依次通过第三电阻R3和第四电阻R4后接运算放大器的反向输入端；第五PMOS管M7的漏极还依次通过第三电阻R3、第二电阻R2接运算放大器的正向输入端；运算放大器的反向输入端接第一三极管Q1的发射极，其正向输入端通过第一电阻R1后接第二三极管Q2的发射极，其输出端接第二NMOS管M5的栅极；第一三极管Q1的基极和集电极接地GND；第二三极管Q2的基极和集电极接地GND；基准电压输出电路由第六PMOS管M8、第七PMOS管M9、第八PMOS管M10、第三NMOS管M11、第四NMOS管M12构成；其中，第六PMOS管M8的源极接第五PMOS管M7的漏极，其漏极接第七PMOS管M9的源极；第七PMOS管M9的漏极接第八PMOS管M10的源极，其衬底接第四NMOS管M12的栅极；第八PMOS管M10的漏极接第三NMOS管M11的栅极做基准电压输出端；第六PMOS管M8、第七PMOS管M9、第八PMOS管M10的栅极、第三NMOS管M11的源极和漏极、第四NMOS管M12的源极和漏极互连。