半导体装置

摘要

本发明提供一种能够同时确保HVIC的耐压和pchMOSFET的电流容量均处于最佳状态的半导体装置。n^-型扩散区域包围高压侧阱区的周围，且与低压侧区域电气分离。n^-型扩散区域中设置有彼此分离的第1、第2p型扩散区域。第1p型扩散区域构成电平上拉用电平移位电路的nchMOSFET、以及高压结终端结构部的双RESURF结构。第2p型扩散区域构成电平下拉用电平移位电路的pchMOSFET的双RESURF结构。n^-型扩散区域的杂质浓度在1.3×10¹²/cm²以上2.8×10¹²/cm²以下。第1、第2p型扩散区域的杂质浓度在1.1×10¹²/cm²以上1.4×10¹²/cm²以下。

主权项

一种半导体装置，其特征在于，包括：第1导电型的第1场效应晶体管；以及元件，所述第1导电型的第1场效应晶体管具备：第2导电型的第1半导体区域，该第2导电型的第1半导体区域设置在第1导电型的半导体基板上，或者形成在所述第1导电型的半导体基板的表面层上；第1导电型的第2半导体区域，该第1导电型的第2半导体区域选择性地设置于所述第1半导体区域的表面层；第1导电型的第3半导体区域，该第1导电型的第3半导体区域以与所述第2半导体区域分离的方式选择性地设置于所述第1半导体区域的表面层；第1栅极电极，该第1栅极电极隔着第1栅极绝缘膜设置在所述第1半导体区域的被所述第2半导体区域与所述第3半导体区域夹住的部分的表面上；第1导电型的第4半导体区域，该第1导电型的第4半导体区域选择性地设置于所述第2半导体区域的内部；第1电极，该第1电极与所述第3半导体区域相接；以及第2电极，该第2电极与所述第4半导体区域相接；所述元件具备以与所述第2半导体区域和所述第3半导体区域相分离的方式设置于所述第1半导体区域的表面层的第1导电型的第5半导体区域，且通过所述第1半导体区域的被所述第2半导体区域与所述第5半导体区域夹住的部分而与所述第1导电型的第1场效应晶体管相分离，所述第1半导体区域的被所述第2半导体区域与所述半导体基板夹住的部位的杂质浓度为1.3×10¹²/cm²以上2.8×10¹²/cm²以下，所述第2半导体区域的杂质浓度为1.1×10¹²/cm²以上1.4×10¹²/cm²以下。