分压器电路

摘要

分压器电路包括：根据第一时钟信号或第二时钟信号生成2X（X是大于或等于2的自然数）个脉冲信号并输出这些脉冲信号的移位寄存器；以及根据2X个脉冲信号生成要作为第三时钟信号（其周期为第一时钟信号周期的X倍）的信号、且输出该信号的分割信号输出电路。分割信号输出电路包括控制要作为第三时钟信号的信号的电压是否被设为第一电压的X个第一晶体管、以及控制要作为第三时钟信号的信号的电压是否被设为第二电压的X个第二晶体管。

主权项

一种分压器电路，包括：配置成根据第一时钟信号和第二时钟信号输出2X个脉冲信号的移位寄存器，其中X是大于或等于2的自然数；以及配置成根据所述2X个脉冲信号输出周期为所述第一时钟信号周期的X倍的第三时钟信号的分割信号输出电路，其中所述分割信号输出电路包括：各自具有源极、漏极和栅极的X个第一晶体管，其中所述移位寄存器被配置成向X个第一晶体管的相应栅极单独地供应所述2X个脉冲信号中的第一至第X脉冲信号，以及所述X个第一晶体管被配置成控制要作为所述第三时钟信号的信号的电压是否被设为第一电压；以及各自具有源极、漏极和栅极的X个第二晶体管，其中所述移位寄存器被配置成向X个第二晶体管的相应栅极单独地供应所述2X个脉冲信号中的第(X+1)至第2X脉冲信号，以及所述X个第二晶体管被配置成控制要作为所述第三时钟信号的信号的电压是否被设为第二电压。