一种同步数据采集与通信电路

摘要

本发明公开了一种同步数据采集与通信电路，所述电路通过可编程门阵列及配套电路来实现，其特征在于，所述电路利用FPGA的时钟管理模块产生标准频率，再通过分频得到差分同步信号，采用同一个差分同步信号源触发所有同步单元。此外，所述同步数据采集与通信电路通过模块化设计，并引入了可测试性设计和端口扩展设计。与以往单纯的数据采集或通信单元相比，能够实现所有数据的采集和上传，功能完备；模块化设计思想既减少彼此间的影响，又增强模块通信形式的多样性，而可测试性设计思想则加强了各模块与整体的工作状态监视，提高调试及故障排查效率；FPGA所有未使用端口外扩后统一管理，方便进行功能扩展。

主权项

一种同步数据采集与通信电路，所述电路通过可编程门阵列及配套电路来实现，其特征在于，所述电路利用FPGA的时钟管理模块产生标准频率，再通过分频得到差分同步信号，采用同一个差分同步信号源触发所有同步单元。