一种2dB步长的宽带可编程增益放大器

摘要

本发明公开了一种2dB步长的宽带可编程增益放大器。该放大器包括：采用源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R-2R梯形电阻结构的2dB电阻衰减器；所述可变增益放大器的输入端与第一差分输入信号、第二差分输入信号相连，输出端与所述缓冲级的输入端相连；所述缓冲级的输出端与所述2dB电阻衰减器的输入端相连；所述2dB电阻衰减器的输出端为差分信号输出端，所述差分信号输出端包括：第一差分信号输出端和第二差分信号输出端。本方案所提供的2dB步长的可编程增益放大器，在噪声性能不被恶化的前提下，具有较高的线性度，可有效减小信号的失真。

主权项

一种2dB步长的宽带可编程增益放大器，其特征在于，包括：采用线性度增强型源简并与电流模式相结合技术的可变增益放大器、采用全差分的源极跟随器结构的缓冲级、采用结构对称的全差分形式的R‑2R梯形电阻结构的2dB电阻衰减器；所述可变增益放大器的输入端与第一差分输入信号、第二差分输入信号相连，输出端与所述缓冲级的输入端相连；所述缓冲级的输出端与所述2dB电阻衰减器的输入端相连；所述2dB电阻衰减器的输出端为差分信号输出端，所述差分信号输出端包括：第一差分信号输出端和第二差分信号输出端；所述可变增益放大器包括：第一差分输入级、源简并开关电阻网络、两个缓冲反馈级：第一缓冲反馈级和第二缓冲反馈级、两个具有电阻反馈的电流放大级：第一电流放大级和第二电流放大级；其中，所述第一差分输入级包括：第一NMOS晶体管和第二NMOS晶体管，由第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管构成的NMOS共源共栅偏置电流源，由第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管构成的PMOS共源共栅有源负载；所述第一NMOS晶体管和第二NMOS晶体管，其栅极分别接第一差分输入信号、第二差分输入信号，其源极分别接第五NMOS晶体管的漏极、第六NMOS晶体管的漏极，其漏极分别接第三PMOS晶体管的漏极、第四PMOS晶体管的漏极；所述第三NMOS晶体管和第四NMOS晶体管，其栅极分别接缓冲反馈级中源极跟随器的源极，其漏极分别接第五NMOS晶体管的源极、第六NMOS晶体的源极，其源极接地；所述第五NMOS晶体管和第六NMOS晶体，其栅极相接，并与第一偏置电压相接；所述第一PMOS晶体管和第二PMOS晶体管，其栅极相连，并与第四偏置电压相连，其漏极分别与第三PMOS晶体管的源极、第四PMOS晶体管的源极相连，其源极接电源电压；所述第三PMOS晶体管和第四PMOS晶体管，其栅极相连，并与第三偏置电压相连；其中，所述源简并开关电阻网络由多组电阻开关串并联构成，所述电阻开关串包括：第一电阻、第一开关、第二电阻；其中，所述第一缓冲反馈级和第二缓冲反馈级均包括：第一NMOS源极跟随管，第二NMOS源极跟随管，由第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管构成的NMOS共源共栅有源负载；所述第一NMOS源极跟随管和第二NMOS源极跟随管，其栅极相连，并连接到第一差分输入级中的第一NMOS晶体管的漏极，其源极分别与第九NMOS晶体管的漏极、第十NMOS晶体管的漏极相连，其漏极连接电源电压；所述第七NMOS晶体管和第八NMOS晶体管，其栅极相连，并与第二偏置电压相连，其漏极分别与第九NMOS晶体管的源极、第十NMOS晶体管的源极相连，其源极接地；所述第九NMOS晶体管和第十NMOS晶体管，其栅极相连，并与第一偏置电压相连，且第九NMOS晶体管的漏极与第一差分输入级中的第三NMOS晶体管的栅极相连；所述第二缓冲反馈级中的所述第一NMOS源极跟随管和第二NMOS源极跟随管的栅极连接到第一差分输入级中的第二NMOS晶体管的漏极，所述第九NMOS晶体管的漏极与第一差分输入级中的第四NMOS晶体管的栅极相连，其余电路连接关系与所述第一缓冲反馈级相同；其中，所述第一电流放大级包括：由第十一NMOS晶体管和第十二NMOS晶体管构成的NMOS共源共栅镜像电流源，由第五PMOS晶体管和第六PMOS晶体管构成的PMOS共源共栅有源负载以及反馈电阻；所述第十一NMOS晶体管，其栅极与缓冲反馈级中的第二NMOS源极跟随管的源极相连，其漏极与第十二NMOS晶体管的源极相连，其源极接地；所述第十二NMOS晶体管，其栅极接第一偏置电压，漏极接第一差分信号输出端；所述第五PMOS晶体管，其栅极接第四偏置电压，漏极接第六PMOS晶体管的源极，源极接电源电压；所述第六PMOS晶体管，其栅极接第三偏置电压，漏极接第一差分信号输出端；所述反馈电阻接在第十一NMOS晶体管的栅极和第一差分信号输出端之间；其中，所述第二电流放大级与第一电流放大级电路组成相同，其反馈电阻接在第二电流放大级中第十一NMOS晶体管的栅极和第二差分信号输出端之间。