发明名称 |
一种AXI/PCIE总线转换装置 |
摘要 |
本发明公开了一种AXI/PCIE总线转换装置,用于实现AXI总线与PCIE总线之间的数据通信。该装置包括:AXI读通道模块、AXI写通道模块、发送FIFO模块、接收FIFO模块、发送控制模块、接收控制模块、Master模块、Slave模块、TX模块和RX模块。相比现有技术,本发明在快速准确实现AXI总线与PCIE总线之间数据通信的同时,又能通过PCIE总线实现两个设备节点之间的数据信息交互,具有结构简单、实现成本低,以及兼容性好的优点。 |
申请公布号 |
CN104901859A |
申请公布日期 |
2015.09.09 |
申请号 |
CN201510320857.6 |
申请日期 |
2015.06.11 |
申请人 |
东南大学 |
发明人 |
李冰;严水灵;王刚;董乾;刘勇;赵霞;陆俊;张家金 |
分类号 |
H04L12/40(2006.01)I |
主分类号 |
H04L12/40(2006.01)I |
代理机构 |
江苏永衡昭辉律师事务所 32250 |
代理人 |
王斌 |
主权项 |
一种AXI/PCIE总线转换装置,用于实现AXI总线与PCIE总线之间的数据通信,其特征在于,该装置包括:配置模块、AXI读通道模块、AXI写通道模块、发送FIFO模块、接收FIFO模块、发送控制模块、接收控制模块、Master模块、Slave模块、TX模块和RX模块,其中:所述配置模块与AXI总线相连,接收来自处理器的操作命令,负责配置DMA控制寄存器组,启动数据传输操作;所述AXI读通道模块与AXI总线相连,用于将来自AXI总线的数据传送到发送FIFO模块中;所述AXI写通道模块与AXI总线相连,用于将接收FIFO模块中的数据传送到AXI总线上;所述发送FIFO模块与AXI读通道模块相连,用于缓存来自AXI总线的数据,其缓存的数据按PCIE总线端的时钟频率被取走;所述接收FIFO模块与AXI写通道模块相连,用于缓存来自PCIE总线的数据,其缓存的数据按AXI总线端的时钟频率被取走;所述发送控制模块用于完成AXI总线至PCIE总线的数据位宽转换,并控制来自AXI总线的数据的发送;所述接收控制模块用于完成PCIE总线至AXI总线的数据位宽转换,并控制来自PCIE总线的数据的接收;所述Master模块与发送FIFO和发送控制模块分别相连,用于将从AXI总线端获取的数据、地址信息组装成报文,传给TX模块;所述Slave模块与RX模块相连,用于完成各种报文的接收和区分,对读写报文和错误报文进行不同处理,对于正确报文,提取出相关信息和数据后发往Master模块,对于错误报文,将其控制信息发送至Master模块;所述TX模块与Master模块相连,负责将数据传送到PCIE总线;所述RX模块与Slave模块相连,负责接收来自PCIE总线的数据,并送给Slave模块进行解析。 |
地址 |
214135 江苏省无锡市新区菱湖大道99号 |