基于SET/MOS混合结构的二进制码-格雷码转换器

摘要

本发明涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的二进制码-格雷码转换器，其包括四信号输入端以及三个二输入SET/MOS混合电路，仅消耗3个PMOS管，3个NMOS管和3个SET。整个电路的平均功耗仅为19.9nW。输入输出电压具有较好的兼容性，具有较大的输出摆幅，有利于驱动下一级的电路，能够与其它电路进行集成设计。与传统基于CMOS器件的二进制码-格雷码转换器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该二进制码-格雷码转换器能够作为接口电路，在有限状态机、存储器等电路中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。

主权项

一种基于SET/MOS混合结构的二进制码‑格雷码转换器，其特征在于：包括第一、二、三、四信号输入端以及第一、二、三二输入SET/MOS混合电路；所述第一信号输入端与所述第一二输入SET/MOS混合电路的第一输入端连接；所述第二信号输入端与所述第一二输入SET/MOS混合电路的第二输入端以及所述第二二输入SET/MOS混合电路的第一输入端连接；所述第三信号输入端与所述第二二输入SET/MOS混合电路的第二输入端以及所述第三二输入SET/MOS混合电路的第一输入端连接；所述第四信号输入端与所述第三二输入SET/MOS混合电路的第二输入端连接;所述的二进制码‑格雷码转换器满足以下转换逻辑：G_i = B_i⊕B_i+1 (i=0, 1,..., n‑1)；其中G_i表示输出，B_i表示输入;所述的SET/MOS混合电路包括：一PMOS管，其源极接电源端V_dd；一NMOS管，其漏极与所述PMOS管的漏极连接；以及一SET管，其与所述NMOS管的源极连接;所述PMOS管的参数满足：沟道宽度W_p为22 nm，沟道长度L_p为66 nm，栅极电压V_pg为0.4 V；所述NMOS管的参数满足：沟道宽度W_n为22 nm，沟道长度L_n为66 nm，栅极电压V_ng为0.4 V；所述SET管的参数满足：隧穿结电容C_s, C_d为0.1 aF，隧穿结电阻R_s, R_d为 350 KΩ，背栅电压V_ctrl为0.5V，背栅电容C_ctrl为0.2 aF，栅极耦合电容C_a为0.1 aF，栅极耦合电容C_b为0.1aF；所述PMOS管作为恒流源为整个电路提供偏置电流；由于SET正常工作的电流很小，一般为nA数量级，所以PMOS管偏置在亚阈值区；NMOS管的栅极偏压V_ng是固定的，其值略大于NMOS管的阈值电压V_th, 使SET的漏极电压固定为V_ng‑V_th；栅压V_a，V_b通过电容耦合到库仑岛上；通过设置合适的电路参数，该二输入的SET/MOS混合电路能够实现异或的逻辑功能。