发明名称 |
MOSFET制造方法及MOSFET |
摘要 |
本发明实施例公开了一种MOSFET制造方法及一种MOSFET,该方法包括:在外延层表面上形成栅氧化层和多晶硅栅;在外延层表面内形成源区;进行源区氧化,在源区表面上多晶硅栅和源区之间的空隙中,形成氧化物。本发明实施例还提供了一种MOSFET,包括外延层、形成于外延层表面内的源区、形成于外延层表面上的栅氧化层和多晶硅栅,在所述MOSFET的源区表面上,多晶硅栅和源区之间的空隙中,设置有采用热氧化生长工艺形成的氧化层。本发明实施例中,源区表面形成的氧化物填充了多晶硅栅边缘和源区之间的间隙,同时增加了栅区边缘的栅氧化层的厚度,因此,能够减小栅区边缘的栅氧化层被击穿的可能性。 |
申请公布号 |
CN102479713B |
申请公布日期 |
2015.09.09 |
申请号 |
CN201010564084.3 |
申请日期 |
2010.11.29 |
申请人 |
无锡华润上华半导体有限公司;无锡华润上华科技有限公司 |
发明人 |
阿里耶夫·阿里伽日·马高米道维奇 |
分类号 |
H01L21/336(2006.01)I;H01L21/316(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
常亮;李辰 |
主权项 |
一种MOSFET制造方法,其特征在于:在外延层表面上形成栅氧化层和多晶硅栅;在外延层表面内形成源区;采用热氧化生长工艺进行源区氧化,持续时间为14~16分钟,在源区表面上多晶硅栅和源区之间的空隙中,形成氧化物,所述氧化物厚度为栅氧化层厚度的1至3倍,所述栅氧化层的厚度通过控制源区的杂质掺杂浓度来控制;其中,在形成栅氧化层和多晶硅层之前,还包括:在半导体晶片的外延层表面上形成氧化物保护层;通过光刻工艺在氧化物保护层形成导电保护区域图形;在导电保护区域离子注入、杂质推阱,形成阱区;去除氧化物保护层。 |
地址 |
214028 江苏省无锡市国家高新技术产业开发区汉江路5号 |