一种超大规模集成电路门级网表仿真的加速方法

摘要

本发明提出一种超大规模集成电路门级网表仿真的加速方法，步骤为：1，对集成电路各个模块的验证程序进行单独设计，筛选有效的寄存器进行配置，形成精简的仿真激励；2，对寄存器进行配置，利用精简的仿真激励，对SOC的RTL级代码进行仿真验证，设置关键寄存器和关键时间点，获取并保存关键寄存器在关键时间点的输出值；3，依据保存的关键寄存器在关键时间点的输出值，筛选出输出值与初始值不同的关键寄存器；4，门级网表仿真运行开始后，在合适的时间点，利用获取的关键寄存器的输出值的对步骤3中筛选的关键寄存器进行赋值，继续进行门级网表仿真工作。本发明可以极大缩短超大规模集成电路门级网表的仿真时间，提高验证效率。

主权项

一种超大规模集成电路门级网表仿真的加速方法，其特征在于，包括以下步骤：步骤1，对集成电路各个模块的验证程序进行单独设计，并筛选有效的寄存器进行配置，形成精简的仿真激励；步骤2，对寄存器进行配置，利用精简的仿真激励，对SOC的RTL级代码进行仿真验证，设置关键寄存器和关键时间点，获取并保存关键寄存器在关键时间点的输出值；步骤3，依据保存的关键寄存器在关键时间点的输出值，筛选出输出值与初始值不同的关键寄存器；步骤4，门级网表仿真运行开始后，在集成电路对应模块完成复位之后并在工作之前的时间内，利用获取的关键寄存器的输出值的对步骤3中筛选的关键寄存器进行赋值，然后继续进行门级网表仿真工作。