主权项 |
一种适合于CMMB标准中两种不同码率QC‑LDPC码的高度并行编码器,QC‑LDPC码的生成矩阵G<sub>QC</sub>是由a×t个b×b阶循环矩阵G<sub>i,j</sub>构成的阵列,其中,a、t和b皆为正整数,t=a+c,1≤i≤a,1≤j≤t,两种不同码率η分别是1/2、3/4,对于这两种不同码率QC‑LDPC码,均有t=36和b=256,两种不同码率对应的参数a分别是18、27,两种不同码率对应的参数c分别是18、9,b=u×x的一种分解方法是u=4,x=64,生成矩阵G<sub>QC</sub>对应码字(s,p),G<sub>QC</sub>的前a块列对应的是信息向量s,后c块列对应的是校验向量p,以b比特为一段,信息向量s被等分为a段,即s=(s<sub>1</sub>,s<sub>2</sub>,…,s<sub>a</sub>),校验向量p被等分为c段,即p=(p<sub>1</sub>,p<sub>2</sub>,…,p<sub>c</sub>),第i段信息向量s<sub>i</sub>=(s<sub>i,1</sub>,s<sub>i,2</sub>,…,s<sub>i,b</sub>),其特征在于,所述编码器包括以下部件:寄存器R<sub>1</sub>~R<sub>t</sub>,寄存器R<sub>1</sub>~R<sub>a</sub>用于缓存信息向量s=(s<sub>1</sub>,s<sub>2</sub>,…,s<sub>a</sub>),寄存器R<sub>a+1</sub>~R<sub>t</sub>用于计算和存储校验向量p=(p<sub>1</sub>,p<sub>2</sub>,…,p<sub>c</sub>);查找表L<sub>1</sub>~L<sub>a</sub>,分别并行输入u位信息比特构成的向量h<sub>m</sub>={s<sub>m,un+1</sub>,s<sub>m,un+2</sub>,…,s<sub>m,un+u</sub>},并行输出b×c位向量v<sub>m</sub>,其中,1≤m≤a,0≤n<x;b×c位二输入异或门B<sub>1</sub>~B<sub>a‑1</sub>,将向量v<sub>1</sub>~v<sub>a</sub>加在一起,得到向量v<sub>a+1</sub>;b位二输入异或门A<sub>1</sub>~A<sub>c</sub>,A<sub>l</sub>将向量v<sub>a+1</sub>的第l段连续b比特累加到寄存器R<sub>a+l</sub>中,其中,1≤l≤c。 |