发明名称 |
输入电路 |
摘要 |
组合电路根据第1及第2输入信号来生成第1及第2内部信号。第1主锁存电路有选择地取入扫描输入信号及第1内部信号并加以保持,基于取入并保持的信号来生成第1输出信号及第1中间信号。第1从锁存电路有选择地取入第1中间信号及第2内部信号并加以保持,基于取入并保持的信号来生成第2输出信号及扫描输出信号。减低采用了扫描路径试验方式的半导体集成电路所具备的输入电路的电路规模及耗电。 |
申请公布号 |
CN103502826B |
申请公布日期 |
2015.09.02 |
申请号 |
CN201280021157.1 |
申请日期 |
2012.05.08 |
申请人 |
株式会社索思未来 |
发明人 |
小池刚;法邑茂夫 |
分类号 |
G01R31/28(2006.01)I;G11C29/14(2006.01)I |
主分类号 |
G01R31/28(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
韩聪 |
主权项 |
一种输入电路,其具备:组合电路,根据第1及第2输入信号来生成第1及第2内部信号;第1主锁存电路,有选择地取入扫描输入信号及由所述组合电路生成的第1内部信号并加以保持,基于取入并保持的信号来生成第1输出信号及第1中间信号;第1从锁存电路,有选择地取入由所述第1主锁存电路生成的第1中间信号及由所述组合电路生成的第2内部信号并加以保持,基于取入并保持的信号来生成第2输出信号及扫描输出信号;第2主锁存电路;和第2从锁存电路,所述组合电路根据所述第1及第2输入信号,还生成第3及第4内部信号,所述第2主锁存电路接受由所述第1从锁存电路生成的扫描输出信号来作为扫描输入信号,有选择地取入该扫描输入信号及由所述组合电路生成的第3内部信号并加以保持,基于取入并保持的信号来输出第3输出信号及第2中间信号,所述第2从锁存电路有选择地取入由所述第2主锁存电路生成的第2中间信号及由所述组合电路生成的第4内部信号并加以保持,基于取入并保持的信号来生成第4输出信号及扫描输出信号。 |
地址 |
日本神奈川县 |