发明名称 |
用于叠层集成电路的双面互连CMOS |
摘要 |
公开了用于叠层集成电路的双面互连CMOS。叠层集成电路(IC)可以将第二层晶片联结到双面的第一层晶片的方式来制造。该双面的第一层晶片包括该晶片正面和反面上的后端制程(BEOL)层。第一层晶片内的延伸触点连接正面和反面BEOL层。延伸触点延伸穿过第一层晶片的结。第二层晶片通过该延伸触点耦合到第一层晶片的正面。附加触点将第一层晶片内的器件耦合到正面BEOL层。在叠层IC中使用双面晶片时,可降低该叠层IC的高度。叠层IC可包括功能等同的各晶片或功能不同的各晶片。 |
申请公布号 |
CN104882441A |
申请公布日期 |
2015.09.02 |
申请号 |
CN201510373346.0 |
申请日期 |
2011.04.06 |
申请人 |
高通股份有限公司 |
发明人 |
A·钱德雷萨卡兰;B·亨德森 |
分类号 |
H01L25/18(2006.01)I;H01L25/065(2006.01)I;H01L23/00(2006.01)I;H01L23/48(2006.01)I;H01L23/525(2006.01)I |
主分类号 |
H01L25/18(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
李小芳 |
主权项 |
一种集成电路,包括:第一层;延伸穿过所述第一层中的结的第一延伸触点,所述第一延伸触点被配置成提供通过所述第一层的电连接性,其中所述结包括所述第一层的源区和漏区中的至少一个;以及所述第一层的第一面上的第一后端制程层,所述第一后端制程层包括通过通孔耦合到触点层的导电层,所述触点层耦合至所述第一延伸触点。 |
地址 |
美国加利福尼亚州 |