碳化硅半导体器件

摘要

碳化硅层外延形成在衬底（1）的主表面上。该碳化硅层设置有沟槽，该沟槽具有相对于主表面倾斜的侧壁（6）。侧壁（6）相对于{0001}面具有不小于50°且不大于65°的偏离角。栅极绝缘膜（8）设置在碳化硅层的侧壁（6）上。碳化硅层包括：体区（3），其具有第一导电类型，并且面对栅电极（9）且其间插入栅极绝缘膜（8）；以及一对区域（2、4），其通过体区（3）彼此分开并具有第二导电类型。体区（3）具有5×10¹⁶cm^-3或更大的杂质密度。这使得在设定阈值电压时具有更大的自由度，同时能够抑制沟道迁移率的降低。

主权项

一种碳化硅半导体器件，包括：衬底(1)，所述衬底(1)由具有六方晶体结构的碳化硅制成并且具有主表面；碳化硅层，所述碳化硅层外延形成在所述衬底的所述主表面上，所述碳化硅层设置有沟槽，所述沟槽具有相对于所述主表面倾斜的侧壁(6)，所述侧壁相对于{0001}面具有不小于50°且不大于65°的偏离角；栅极绝缘膜(8)，所述栅极绝缘膜(8)设置在所述碳化硅层的所述侧壁上；以及栅电极(9)，所述栅电极(9)设置在所述栅极绝缘膜上，所述碳化硅层包括：体区(3)，所述体区(3)具有第一导电类型，并且面对所述栅电极且其间插入有所述栅极绝缘膜；以及一对区域(2、4)，所述一对区域(2、4)通过所述体区彼此分开并且具有第二导电类型，所述体区具有5×10¹⁷cm^‑3或更大的杂质密度，其中，所述栅电极具有允许在所述体区中形成弱反型层的阈值电压，所述阈值电压在不小于室温且不大于100℃的温度范围内为2V或更大，并且其中，电子的沟道迁移率在室温下为30cm²/Vs或更大。